Un lavoro pubblicato su Nature Electronics sostiene che circuiti basati su memoria resistiva potrebbero avvicinare l’accuratezza dei processori digitali in compiti specifici, con potenziali guadagni di velocità ed efficienza in particolare nel settore dell’IA. Ma i risultati restano da convalidare su sistemi più grandi di Andrea Monti – Inizialmente pubblicato su MIT Technology Review Italia
Una ricerca pubblicata lo scorso 23 dicembre 2024 su Nature Electronics documenta un risultato teorico che, se confermato e generalizzato, potrebbe avere un notevole impatto sulla competizione globale per il primato nelle attività di supercalcolo e sviluppo di infrastrutture hardware dedicate all’AI.
Nello specifico, l’articolo, frutto della collaborazione fra scienziati dell’Institute for Artificial Intelligence e della School of Integrated Circuits dell’università di Pechino e dell’Advanced Innovation Center for Integrated Circuits dell’università di Tsinghua, descrive la possibilità di raggiungere livelli di precisione comparabili a quelli dei processori digitali nel calcolo analogico di sistemi matriciali.
Il calcolo analogico è un modo di eseguire calcoli nel quale i numeri sono rappresentati da grandezze fisiche (per esempio voltaggio, corrente, carica elettrica o resistenza) invece che da sequenze di 0 e 1, e le operazioni vengono quindi eseguite misurando le variazioni di queste grandezze fisiche. I vantaggi, in alcuni ambiti specifici come l’analisi dei segnali sono maggiore velocità e minore consumo energetico, ma al prezzo di un minore precisione dei risultati. Per via di questa limitazione, il calcolo analogico è poco utilizzabile in ambiti, come l’IA, che invece se ne avvantaggerebbero non poco se fosse possibile superare l’ostacolo. Che è quello che gli scienziati cinesi dichiarano di avere fatto.
Per capire la natura e le conseguenze di questa scoperta, MIT Technology Review Italia ha incontrato uno degli autori dell’articolo, il dr. Zhong Sun, che svolge la propria attività di ricerca nell’università di Pechino.
In quale settore di ricerca svolge la sua attività accademica e che legami ha con l’Italia?
Attualmente sono assistant professor nell’Università di Pechino. Sono tornato in Cina per lavorare all’Università di Pechino nel 2020. Prima, dal 2016 al 2020, ero ricercatore post-dottorato nel Politecnico di Milano.
Le mie attività di ricerca sono concentrate sulla RRAM —memoria resistiva ad accesso casuale. Durante il dottorato ho lavorato sul funzionamento fisico dei dispositivi RRAM, poi quando sono andato al Politecnico di Milano, ho lavorato sull’in-memory computing utilizzando dispositivi RRAM con circuiti progettati per eseguire operazioni booleane e calcoli matriciali.
Nel 2019 abbiamo progettato quello che, a nostra conoscenza, è stato il primo circuito in grado di risolvere in modo affidabile equazioni matriciali in un unico passaggio. Queste ricerche sono alla base del lavoro che abbiamo appena pubblicato su Nature Electronics.
Se dovesse spiegare, in sintesi, il “prima e dopo” di questa ricerca, qual è la novità?
Abbiamo progettato quella che è probabilmente la prima architettura di circuiti per risolvere in modo altamente affidabile operazioni di algebra lineare che coinvolgono matrici utilizzando il calcolo analogico.
In sostanza, il processo consiste nell’“incorporare” le equazioni in un sistema fisico reiterando il calcolo grazie a un algoritmo che aumenta notevolmente la precisione dei risultati rispetto ai precedenti approcci. Prima, infatti, il limite principale dei sistemi di calcolo analogico era proprio la loro bassa precisione, il che li rendeva inadatti alle applicazioni che, invece, ne richiedevano una più elevata.
Riteniamo di avere risolto questo problema perché i nostri test hanno dimostrato, per ora in modo molto semplificato, che è possibile raggiungere una precisione paragonabile a quanto accade nel calcolo digitale.
Avete effettuato dei benchmark in termini di prestazioni, confrontando, almeno a livello di proof-of-concept, il vostro chip analogico con un chip digitale?
Abbiamo effettuato un confronto basato su ipotesi, quindi i risultati non provengono da misurazioni sperimentali più ampie. Tuttavia, i risultati appaiono coerenti, pur entro i limiti delle restrizioni contingenti e in attesa di convalida sperimentale su array integrati più grandi.
Come avete progettato i benchmark?
Il ragionamento è partito dalla constatazione che, specificamente nella fase di calcolo analogico, il tempo impiegato dal circuito ha, possiamo dire, una latenza approssimativamente costante, quindi il tempo necessario per eseguire i calcoli è comparabile per matrici di dimensioni diverse. Partendo da questo assunto abbiamo misurato il tempo necessario per eseguire i calcoli su matrici più piccole e abbiamo utilizzato questo risultato per estrapolare il throughput per la risoluzione di equazioni matriciali della dimensione di 128×128. In base a questa ipotesi, abbiamo calcolato che, in alcune applicazioni, il throughput risultante e l’efficienza energetica del nostro chip potrebbero migliorare da 2 a 3 ordini di grandezza rispetto agli equivalenti processori digitali.
Naturalmente, a livello di sistema, questi risultati non sono del tutto indipendenti da altre variabili, come per esempio le dimensioni della matrice, ma se confermati, renderebbero il nostro chip un concorrente dei processori digitali “puri” —cioè non integrati con il nostro.
Quali risultati avete ottenuto?
Il prototipo utilizza un chip RRAM su una Printed Circuit Board (PCB) con circuiti periferici off-chip. Data la dimensione dell’array del prototipo e i dispositivi disponibili, abbiamo dimostrato la possibilità di risolvere con lo hardware delle equazioni matriciali dalle dimensioni di 16×16 raggiungendo una precisione di 24 bit in virgola fissa, che è equivalente ai 32 bit in virgola mobile.
Parlando della parte ingegneristica di questo chip: quanto pensa che possa essere miniaturizzato?
Il chip è molto piccolo perché il vantaggio più significativo della tecnologia RRAM è che può essere costruita in slice molto sottili. La densità può essere molto alta perché si utilizza un’architettura crossbar-array, anche se bisognerà attendere l’integrazione finale in un sistema completo per determinare la dimensione effettiva.
Ritiene che questo chip possa essere effettivamente trasformato in un prodotto o integrato in prodotti industriali realizzati su larga scala?
Certamente, infatti stiamo andando proprio in questa direzione. Come ho già detto nel nostro articolo solo la RRAM è presente sul chip, mentre gli altri componenti sono installati sul PCB. Quindi il prossimo passo sarà integrare tutti i componenti, compresi i nostri array, gli amplificatori operazionali, i convertitori digitale-analogico (DAC) e analogico-digitale (ADC) e sul chip. Ci aspettiamo che il risultato sia un processore autonomo, piccolo e a basso consumo energetico.
Pensa che potrà essere integrato in ogni tipo di hardware o avrà solo alcune applicazioni specifiche?
Non si tratta di un processore per uso generico perché svolgerà un ruolo fondamentale in scenari in cui sono coinvolti calcoli matriciali complessi, come l’AI, il supercalcolo scientifico, le previsioni meteorologiche, l’elaborazione dei segnali e le comunicazioni wireless 6G.
Vi aspettate che i processori analogici sostituiscano quelli digitali?
Questo chip è diverso dai processori digitali. È concepito come un coprocessore/acceleratore integrato in un sistema convenzionale. Per questo motivo includeremo un DAC nel front-end e un ADC nel back-end. In questo modo, gli input digitali vengono convertiti in analogici, elaborati in modo veloce ed efficiente, e poi restituiti all’output in forma digitale.
Il cambio del funzionamento fisico del processore richiede di sviluppare anche un nuovo framework di programmazione o potrete affidarvi agli strumenti tradizionali?
Non credo che sia necessario cambiare i linguaggi di alto livello, ma abbiamo bisogno di un compilatore dedicato e di un’interfaccia verso la Instruction Set Architecture (ISA).
Quali rapporti esistono fra il calcolo analogico e il calcolo quantistico?
A differenza degli approcci quantistici o fotonici, utilizziamo circuiti elettronici convenzionali compatibili con i Complementary Metal-Oxide-Semiconductor (CMOS) già largamente utilizzati. Quindi sarebbe possibile produrre il nostro chip analogico ricorrendo processi industriali esistenti e tecnologie affidabili. Ciò significa che è possibile rivolgersi a fabbriche con la capacità di produrre RRAM, senza dover dipendere dalle particolari tecnologie per la costruzione di computer quantistici.
Inoltre, il calcolo quantistico si rivolge a classi di problemi in parte diverse da quelle che richiedono il calcolo matriciale, che è uno degli strumenti più importanti nello sviluppo dell’IA odierna.
Infine, il nostro approccio può essere più semplice da implementare, facilitando la produzione del relativo hardware.
Quale messaggio ritiene corretto trasmettere al pubblico riguardo a questa tecnologia?
Il messaggio fondamentale è che il calcolo analogico merita una chance. Per via della sua scarsa precisione, nessuno gli ha mai dato la possibilità di competere con i chip digitali. Ora però, dato che potremmo essere in grado di superare questo limite, è importante riconsiderare il ruolo del calcolo analogico nelle applicazioni moderne.
Possibly Related Posts:
- La Danimarca ha cambiato radicalmente idea sulla scuola digitale
- Perché abbiamo accettato che il software possa fallire (e perché non possiamo più permettercelo)
- La Cina sta creando una società dove robot e umani convivono
- Vite artificiali e corpi smontabili. Politica e diritto di fronte alla non-vita tecnologica
- Marte e le tracce della vita: le nuove evidenze dal cratere Jezero